

2단 CMOS Op-amp에서 이상적 근사의 유효 주파수 한계 정량화

: 저이득에서의 단일 극점 이론과의 편차

정현욱

1. 서론

전기전자공학과 학부생들은 전기회로(혹은 회로이론) 과목을 필수로 수강한다. 이는 회로를 분석하는 방법에 대해 공부하게 되며, 그에 필요한 도구들(Mesh Analysis와 Source Transformation 등)도 습득할 수 있다. Operational Amplifier(이하 op-amp)에 대해서도 배우게 되는데, 주로 Ideal Condition(이상적 상태)하에 회로를 분석하게 된다. Op-amp를 포함하는 회로를 Ideal Condition 하에서 회로를 분석하면, 그 결과가 해당 회로의 실제 동작 결과에 근사하고 계산과정을 크게 줄일 수 있다. 따라서 op-amp의 Ideal Condition 해석은 회로분석에서 핵심적인 역할을 한다고 볼 수 있다.


여기서 다음과 같은 의문이 제기된다. 기초과정에서는 Ideal Condition의 조건만 제시할 뿐, 그 근거를 설명하지 않는다. 물론 대학원 과정에서 다룰 수 있겠으나, 본 연구는 이 의문에서 출발하여 op-amp의 Ideal Condition 하의 분석값이 어느 주파수까지 실제 op-amp의 응답에 근사하는지를 시뮬레이션으로 정량화한다. 이를 위해 가장 표준적으로 쓰이는 op-amp구조인 2단 Miller-compensated CMOS op-amp를 transistor-level에서 ngspice로 구현하고, non-inverting closed-loop gain에서 이상적 근사가 벗어나기 시작하는 주파수를 측정한다.

이 연구가 다루는 gain-bandwidth 관계와 2극점 closed-loop 응답은 이미 확립된 이론이다 [2]. 본 연구는 이를 transistor-level 회로에서 직접 검증하고, 이상적 근사가 성립하는 한계를 재현 가능한 정량적 기준으로 측정하였다.

2. 배경 이론

본 연구에 들어가기 앞서, 실험 간 필요한 지식에 대해 살펴보고자 한다. Op-amp의 Ideal Condition에서의 조건과 gain을 알아본다. 이후 유한한 open-loop gain의 영향과 Breakdown frequency 예측을 위한 식과 오차를 정의한다.

1) 이상적 op-amp와 Closed-loop gain



[Fig 1] op-amp의 내부도 (출처: [1])

위 사진은 Op-amp의 내부 회로를 수학적으로 모델링하여 나타낸 모습이다. 입력전압 두개와 출력 전압 1개로 이루어져 있다. 두 입력 전압은 입력저항 R_i 와 연결되어 v_d (differential voltage)를 형성하고, 출력 전압 v_o 는 출력저항 R_o 와 한 개의 dependent voltage source와 연결되어 있다. 일반적으로, R_i 는 R_o 에 비해 상대적으로 큰 저항 값을 갖게 된다. 따라서 Op-amp가 포함된 회로를 분석할 때, Mesh Analysis나 Nodal Analysis를 이용하면, 그 연립방정식(Node 방정식 혹은 Mesh 방정식)이 복잡해지고 계산 과정에서 오류가 날 수 있다.

이후 이 저항들 간 관계는 op-amp의 이상적 근사에 물리적 근거가 된다.


Ideal Condition은 위 문제를 해결하기 위해 도입된 것으로 일정 조건하의 상태이다. 그 조건은 다음과 같다.

$$1. A \cong \infty$$

$$2. R_i \cong \infty$$


$$3. R_o \cong 0$$

이 조건들을 op-amp에 도입하면 회로는 다음과 같이 바꾸어 분석할 수 있다.



[Fig 2] 이상적 op-amp의 조건하 특성 (출처: [1])

입력 저항이 무한대로 발산한다는 것은, 입력 단자가 open되어 있다고 볼 수 있다. 따라서 op-amp로 흘러 들어가는 전류의 값을 0으로 둘 수 있다. 또한 음의 되먹임이 걸려 출력이 유한하게 유지되는 상태에서 gain A가 무한대로 발산한다면, $v_d = v_2 - v_1 = 0$ 이므로 입력 전압의 값도 서로 같다고 할 수 있다. R_o 조건은 op-amp의 출력이 부하와 무관하게 일정한 전압을 내줄 수 있도록 한다.



[Fig 3] Non-inverting op-amp의 회로도 (출처: [1])

위 사진은 op-amp를 이용하여 구현한 non-inverting amplifier의 회로도이다. 이 회로는 feedback resistor가 있기 때문에 Closed-loop으로 볼 수 있다. 본 연구에서 핵심이 되는 gain은 위 회로를 분석하여 구할 수 있다.

Ideal Condition에서, input currents $i_{i,1} = i_{i,2} = 0$ and input voltage $v_1 = v_2 = v_i$

Node v_1 에서, KCL에 의해 $i_1 = i_2$ 이므로

$$\frac{0 - v_i}{R_1} = \frac{v_i - v_o}{R_f} \quad (\because \text{Ohm's Law})$$

이후 위 식을 정리하면 다음과 같은 식이 나오게 된다.

$$v_o = \left(1 + \frac{R_f}{R_1}\right) v_i$$

이때, gain $A = \frac{v_o}{v_i} = \left(1 + \frac{R_f}{R_1}\right)$ 가 된다.

이렇게 하여 본 실험에서 쓸 Closed-loop의 gain A를 구하였다.

한편, 출력 전압이 feedback resistor를 거쳐 inverting 입력으로 돌아오는 비율을 feedback factor β 라고 정의하면, $\beta = \frac{R_1}{R_1 + R_f} = \frac{1}{A}$ 으로 쓸 수 있다. 이는 이후 유한한 open-loop gain의 영향을 분석할 때, loop gain을 결정하는 핵심개념이 된다.

2) 유한한 open-loop gain의 영향

위 과정에서 op-amp의 gain A를 Ideal Condition에 의해 무한대로 가정하였다. 하지만 실제 회로에서 A는 유한한 값이며, 이 경우 closed-loop gain은 이상 값에서 벗어나게 된다. 위 회로 사

진을 참고하여 유한한 상황에서의 회로 분석을 한다.

$$v_o = Av_d \rightarrow v_d = \frac{v_o}{A}$$

$$A \neq \infty \text{이므로, } v_d = v_2 - v_1 \neq 0$$

$$\text{이때 } v_2 = v_i \text{이고, } v_1 = \beta v_o (\because \text{feedback input})$$

$$v_d = v_i - \beta v_o$$

$$\frac{v_o}{A} = v_i - \beta v_o \text{이고,}$$

$$\frac{v_o}{v_i} = \frac{A}{1 + A\beta}$$

$$A_{cl} = \frac{v_o}{v_i} = \frac{A}{1 + A\beta} \quad (A_{cl} \text{은 Closed-loop gain})$$

$$\text{이때 Ideal Condition에 따라 } A \rightarrow \infty \text{라면, } A_{cl,ideal} = \frac{1}{\beta} = 1 + \frac{R_f}{R_1} \text{이므로}$$

2.1절의 Closed-loop gain과 같은 결과가 나온다.

하지만 실제 회로의 A는 유한하므로 이상값에 도달하지 못한다. 그 차이를 저주파에서의 오차 static error라는 개념을 도입하여 정량화 할 수 있다. 저주파에서 이상값과 실제값의 차이를 물리적 크기로 나타내고자 하는 것이다.

$$A_{cl} = \frac{A}{1 + A\beta} = \frac{1}{\beta} \left(1 - \frac{1}{1 + A\beta}\right)$$

따라서 static error는 다음과 같다.

$$\frac{|A_{cl,ideal} - A_{cl}|}{A_{cl,ideal}} = \frac{1}{1 + A\beta} \cong \frac{1}{A\beta} = \frac{A_{cl,ideal}}{A_0}$$

$$\text{이 때, } A = A_0(\text{DC gain}), \beta = \frac{1}{A_{cl,ideal}}, A_0\beta \gg 1$$

Static error는 저주파에서도 사라지지 않는 최소 오차로서 항상 존재한다. 또한 closed-loop gain A_{cl} 에 비례하여 커진다.

지금까지는 open-loop gain A 를 주파수와 무관한 상수로 다루었다. 하지만, 실제 op-amp의 gain은 주파수에 영향을 받으며 그 크기는 주파수에 반비례하는데, 그 중 가장 낮은 주파수의 극점 하나가 지배한다고 보고 dominant pole 모델로 근사하면 다음과 같다[2].

$$A(f) = \frac{A_0}{1 + j\frac{f}{f_p}}$$

이때 A_0 는 DC gain이고, f_p 는 gain이 3dB 떨어지는 지점의 극점주파수이다.

저주파에서는 $f \ll f_p$ 이므로 $A(f) \approx A_0$ 가 되어 원래의 gain에 근접하게 된다. 반면 고주파에서는 $f \gg f_p$ 이므로 $|A(f)| \approx \frac{A_0 f_p}{f}$ 가 된다. 본 유도는 dominant pole 하나만을 고려한 근사이며, 2단 구조에서 비롯되는 non-dominant pole의 영향은 5장에서 논의한다. 이후 이를 이용하여 Gain-Bandwidth product(이하 GBW)를 구할 수 있다. GBW는 $A_0 \cdot f_p$ 로 정의되며, 단일 극점 근사에서 $|A(f)|=1$ 이 되는 주파수(unity-gain frequency)와 같으므로 다음과 같이 표현할 수 있다.

$$|A(f)| = \frac{A_0 f_p}{f} = 1$$

$$f = A_0 f_p$$

$$\therefore \text{GBW} = A_0 f_p$$

본 연구에서는 Closed-loop와 주파수의 관계를 파악해야 한다. 따라서 $A_{cl}(f)$ 를 구해야하고, 앞서 구한 식들을 결합하여 구한다.

$$A_{cl}(f) = \frac{A(f)}{1 + A(f)\beta}$$

여기에 위에서 구한 open-loop $A(f)$ 를 대입하면,

$$A_{cl}(f) = \frac{\frac{A_0}{1 + j\frac{f}{f_p}}}{1 + \frac{A_0}{1 + j\frac{f}{f_p}}\beta}$$

이 식을 정리하면,

$$A_{cl}(f) \approx \frac{A_{cl,ideal}}{1 + j\frac{f}{f_c}}, \quad f_c = \frac{GBW}{A_{cl,ideal}}$$

$$\text{따라서 } GBW = f_c \times A_{cl,ideal}$$

이 결과는 Closed-loop 응답이 open-loop 응답과 마찬가지로 단일 극점 형태를 가지며, 그 대역폭 f_c 가 closed-loop gain에 반비례함을 보여준다. 즉, gain을 높이면 대역폭이 그에 따라 좁아지며, 두 값의 곱은 op-amp의 GBW로 고정된다. 이를 gain-bandwidth trade-off라고 한다.

그러나 위 식은 응답이 주파수에 따라 감소함을 보일 뿐, 이상적 근사가 "어느 지점에서 더 이상 유효하지 않은가"에 대한 정량적 기준을 제공하지 않는다. 이를 정의하기 위해 다음 절에서 상대 이득 오차와 breakdown frequency를 도입한다.

3) Breakdown frequency 예측

2.2절에서 구한 $A_{cl}(f)$ 를 이용하여, 어느 순간에 이상적 근사가 깨지는가에 대해서 정량화 하기 위해 f_{break} 를 유도한다. 우선 상대 오차 $e(f)$ 를 정의하고자 한다.

$$e(f) = \frac{|A_{cl,ideal} - |A_{cl}(f)||}{A_{cl,ideal}}, |A_{cl}(f)| = \frac{A_{cl,ideal}}{\sqrt{1 + \left(\frac{f}{f_c}\right)^2}}$$

이를 정리하면,

$$e(f) = 1 - \frac{1}{\sqrt{1 + \left(\frac{f}{f_c}\right)^2}}$$

이렇게 나온 상대 오차 $e(f)$ 가 임계값에 도달하는 주파수를 f_{break} 로 정의한다면 다음과 같이 유도할 수 있다.

$$f_{break} = \min\{f: e(f) \geq \varepsilon\}$$

$$e(f) = \varepsilon$$

$$1 - \frac{1}{\sqrt{1 + \left(\frac{f}{f_c}\right)^2}} = \varepsilon$$

이를 정리하면,

$$f_{break} = f_c \sqrt{(1 - \varepsilon)^{-2} - 1}$$

$$= \frac{GBW}{A_{cl,ideal}} \sqrt{(1 - \varepsilon)^{-2} - 1}$$

$$\rightarrow A_{cl,ideal} \times f_{break} = GBW \times \sqrt{(1 - \varepsilon)^{-2} - 1}$$

위 식의 우변은 GBW와 ε 로만 이루어져 있으며, closed-loop gain $A_{cl,ideal}$ 에 의존하지 않는다. 즉, 단일 극점 하에서 $A_{cl,ideal} \times f_{break}$ 는 gain 설정과 무관하게 일정한 값을 가진다. 이것이 본 연구가 검증하고자 하는 이론적 예측이며, 실제로 성립하는지 실험을 통해 검증하고자 한다.

3. 실험 방법


1) 시뮬레이션 환경 구축

이론들을 직접 모델링하고 실험하기에 앞서, 시뮬레이션 환경을 구축하였다. 본 실험에서는 WSL Ubuntu에서 오픈소스 시뮬레이터인 ngspice를 활용하였는데, ngspice는 Pspice 같은 GUI 기반 시뮬레이터와 달리 코드 기반 시뮬레이터이다. 따라서 프로젝트를 구축할 때 시각적으로 불편함이 있을 수 있으나, 다중 반복 실행 같은 자동화 작업에서 유리하다. 또한 실험값에 대한 저장과 정렬이 매우 간편하여, 이를 이용한 데이터 가공시에도 빠르게 접근할 수 있다.

ngspice로 구현할 MOSFET 모델은 Level-1(square-law) 모델을 사용하였다. Level-1은 드레인 전류를 $I_D = \frac{1}{2}KP(W/L)(V_{GS} - V_{th})^2(1 + \lambda V_{DS})$ 로 표현하며, 각 파라미터가 이 수식의 항과 직접 대응된다. 이는 BSIM 등 상용 model이 수백 개의 파라미터로 실제 공정을 정밀하게 반영하는 것과 대비된다. 본 연구의 목적은 이론적 예측과 시뮬레이션 결과를 비교하는 데 있으므로, 관측된 거동을 특정 물리 파라미터로 추적할 수 있는 Level-1 모델이 적합하다고 판단하였다. 다만 이 선택은 실제 소자 특성을 반영함에 한계가 있으며, 이는 5장에서 논의한다. 이렇게 설계한 코드를 기반으로 필요한 데이터를 추출하였다.

추출한 데이터는 python을 이용해 가공한 다음 그래프로써 나타냈다. Python은 코드구성이 간편하고, 자동화 구현에 아주 편리하다. Numpy 라이브러리를 이용하여 데이터들을 가공하였고, 이를 바탕으로 matplotlib으로 그래프를 구현하였다. 더 자세한 부분은 아래에서 설명한다.

2) 회로 구성



[Fig 4] 2단 CMOS op-amp의 회로도

위 그림은 2단 CMOS 기반 op-amp의 회로도이다. 이 op-amp를 이용하여 2.1절의 non-inverting op-amp를 ngspice코드로 구현하였다. 회로에는 I_{ref} , C_c , C_l 등 여러 파라미터가 존재하는데, 그 값은 다음 표와 같다.

MOSFET	W	L
Q1 ~ Q5, Q7, Q8	$20\mu m$	$1\mu m$
Q6	$40\mu m$	$1\mu m$

[Fig 5] MOSFET 속 게이트의 특성 표

위 표에서 MOSFET의 W값이 Q6의 값만 다른 것을 볼 수 있다. 이는 출력단에서 Q6(NMOS)와 Q7(PMOS)은 동일한 전류를 흘려야 출력 동작점이 rail에서 벗어나지 않는 데에 기인한다. 평형 상태에서 Q6의 게이트 전압은 Q4의 V_{GS} 와 같아지는데, Q6에는 Q7이 공급하는 $20\mu A$ 가, Q4에

는 tail 전류의 절반인 $10\mu\text{A}$ 가 흐른다. 따라서 같은 V_{GS} 에서 두 배의 전류를 흘리려면 Q6의 W/L 이 Q4의 두 배여야 하며, 이는 systematic offset을 없애는 조건 $(W/L)_6/(W/L)_4 = 2 \cdot (W/L)_7/(W/L)_5$ 에 해당한다. 이에 따라 Q6의 W 를 $40\mu\text{m}$ 으로 설정하였다. L값은 Level-1 모델에서 유효한 Long-channel 영역을 유지하기 위해 모두 $1\mu\text{m}$ 로 통일하였다. 이러한 사항들을 구현한 코드는 다음과 같다.

```
* ----- Stage 1 -----
M1 d1 vin_l tail vdd PMOS W=20u L=1u

M2 d2 vin_h tail vdd PMOS W=20u L=1u

M3 d1 d1 vss vss NMOS W=20u L=1u

M4 d2 d1 vss vss NMOS W=20u L=1u

M5 tail pbias vdd vdd PMOS W=20u L=1u

M8 pbias pbias vdd vdd PMOS W=20u L=1u

I_ref pbias vss DC 20u $ 1:1 mirror -> tail = 20uA

* ----- Stage 2 -----
M7 v0 pbias vdd vdd PMOS W=20u L=1u

M6 v0 d2 vss vss NMOS W=40u L=1u
```

[Fig 6] 2단 CMOS op-amp의 게이트를 구현한 ngspice 코드

MOSFET 파라미터	PMOS	NMOS
VTO(V)	-0.8	0.7
$KP(\frac{\mu\text{A}}{\text{V}^2})$	50	110
$\lambda(\frac{1}{\text{V}})$	0.05	0.04

[Fig 7] MOSFET 파라미터 표

위 표는 level-1 모델에서 쓰이는 MOSFET의 파라미터와 그 값들이다. VTO는 문턱전압, KP는 전달 컨덕턴스 파라미터, λ 는 채널 길이 변조 계수이다. 3.1절의 모델 식을 참고하면, 각 파라미터는 소자 물리를 기술하는 해석적 수식의 항과 일대일로 대응된다. 따라서 시뮬레이션에서 관

측되는 gain이나 gm 등의 특성을 특정 파라미터로 직접 추적할 수 있으며, 이는 2장의 이론적 예측과 시뮬레이션 결과를 비교하는 본 연구의 목적에 부합한다. 아래는 이 모델을 구현한 ngspice 코드이다.

```
* ----- Models -----
.model NMOS NMOS (LEVEL=1 VTO=0.7 KP=110u LAMBDA=0.04)
.model PMOS PMOS (LEVEL=1 VTO=-0.8 KP=50u LAMBDA=0.05)
```

[Fig 8] 2단 CMOS의 모델을 구현한 코드

지금까지는 이론적 수식에 기반하여 MOSFET 트랜지스터를 모델링하였다. 이후 [Fig 4]에서 활용할 값을 구하고 회로도를 직접 구현하였다. 아래는 op-amp 밖의 소자들과 그 값들에 대한 표이다.

소자 및 전원	값
I_{ref}	$20\mu A$
C_c	$5pF$
C_l	$5pF$
R_1	$100k\Omega$
R_f	$100k\Omega \sim 4.9M\Omega$
V_{DD}/V_{SS}	$+2.5V/-2.5V$

[Fig 9] 소자들과 그 값에 대한 표

I_{ref} 은 바이어스 전류로, 회로 전체의 동작점을 결정하는 기준 전류로, $20\mu A$ 로 설정하였다. 이 전류는 Q8에 흘러 게이트 전압(pbias)을 형성하며, Q8과 게이트를 공유하는 Q5와 Q7이 이를 복제한다. Q5는 tail 전류로서 차동쌍(Q1, Q2)에, Q7은 출력단에 전류를 공급한다. Q8, Q5, Q7의 W/L이 동일하므로 1:1 전류미러가 형성되어, tail 전류 역시 $20\mu A$ 가 된다. 따라서 $20\mu A$ 는 학습

용 op-amp에서 일반적으로 사용되는 범위(수십 μA)에서 선택하였으며, 이때 차동쌍의 각 트랜지스터에는 $10\mu\text{A}$ 씩 흐르게 된다.

C_c 는 Miller Compensation 커패시터로, 2단 증폭기의 입력(d_2)과 출력(v_0) 사이에 연결하여 phase margin을 확보한다. C_c 를 1pF 부터 50pF 까지 변화시키며 phase margin(PM)과 GBW를 관찰한 결과, phase margin 45° 이상을 만족하는 최소값인 5pF 로 설정하였다. PM 45° 는 회로가 과도한 진동 없이 안정적으로 동작하는 통상적 기준이며, 이를 만족하는 최소 C_c 를 택함으로써 안정성 확보와 대역폭 손실 최소화를 동시에 달성하였다.

R_f 는 Feedback resistor로, 출력을 다시 입력으로 되먹임 시키는 회로의 저항이다. 이것이 본 실험에서 관찰하고자 하는 Closed-loop의 필수조건이다. 또한 R_f 의 값에 따라 A_{cl} 이 달라지는 것을 2장에서 확인하였다. 따라서 R_1 의 값은 $100k\Omega$ 으로 고정하고 R_f 의 값을 가변적으로 변경하여 실험을 진행하였다. R_1 과 R_f 를 수십 $k\Omega$ 이상의 큰 값으로 설정한 것은, feedback 회로망이 출력에 주는 부하 효과를 최소화하여 gain error를 억제하기 위함이다. 이렇게 설정한 저항들은 $A_{cl} = 1 + \frac{R_f}{R_1}$ 을 이용해 Closed-loop gain A_{cl} 을 구할 수 있다.

그 외에 C_l 은 op-amp가 구동하는 외부 부하를 모사하는 커패시터로, 5pF 으로 설정하였다. 이는 회로 자체의 구성 요소가 아니라 측정 조건의 일부이며, f_{break} 값이 어떤 부하 조건에서 측정되었는지를 명시하기 위함이다. 또한 전압은 양전원으로 구성하여 각각 2.5V 와 -2.5V 로 설정하였다. 아래 표는 위의 커패시터들을 ngspice코드로 나타낸 것이다.

```

* ----- Resistors -----
R1 vin_l 0 100k
Rf v0 vin_l 4.9meg

* ----- Capacitors -----
Cc d2 v0 5p

Cl v0 0 5p

* ----- Voltages -----
Vdd vdd 0 DC 2.5

Vss vss 0 DC -2.5

Vin_h vin_h 0 DC 0 AC 1

```

[Fig 10] 소자들과 그 값을 구현한 코드

3) Breakdown 기준

2.3절에서 상대오차 $e(f) = \frac{|A_{cl,ideal} - |A_{cl}(f)||}{A_{cl,ideal}}$ 를 정의하여 이상적 근사의 이탈 정도를 정량화 하기 위한 지표로 나타내었다. 또한 $e(f) = \varepsilon$ 에 도달하는 지점을 이상적 근사의 유효한계로 규정하여, 본 실험에서 구하고자 하는 값을 구하고자 하였다 (2.3절 참고). $e(f)$ 은 저주파에서 0에 가깝고, 주파수가 증가함에 따라 커진다.

위 내용을 바탕으로, 본 실험에서는 임계값 $\varepsilon = 0.05$ (5%)을 이상적 근사가 더 이상 유효하지 않는 경계값으로 설정하였다. 그 근거는 다음과 같다.

첫째, 실제 회로에서 저항과 커패시터 등 수동소자는 통상 1~5%의 공차를 가진다. 따라서 이보다 작은 오차는 소자 자체의 부정확성에 가려 실질적 의미를 갖기 어렵다. 5%는 이러한 소자 수준의 불확실성과 대응되는 실용적 기준이다.

둘째, 대역폭의 통상적 기준인 -3dB는 이득이 약 29% 감소한 지점에 해당한다. 이는 이상적 근사가 이미 상당히 무너진 후이며, "근사가 벗어나기 시작하는" 지점을 규명하려는 본 연구의 목적에는 지나치게 관대하다. 5%는 -3dB보다 엄격하여, 근사의 붕괴 초입을 포착하기에 적합하다.

그 다음으로, $e(f) = \varepsilon$ 에 따라, $e(f)$ 가 처음으로 ε 에 도달하는 주파수를 f_{break} 으로 정의하였다.

(2.3절 참고, $f_{break} = \min\{f: e(f) \geq \varepsilon\}$) 즉, $f < f_{break}$ 에서는 이상적 근사가 5% 이내로 유효하며, f_{break} 를 넘어서면 그 오차가 5%를 초과한다. 이를 위해서는, static error가 ε 보다 작아야 한다.

2.2절에서 유도한 식에 따라, $\frac{A_{cl,ideal}}{A_0} < \varepsilon$ 을 정리하면, $A_0 \gg \frac{A_{cl,ideal}}{\varepsilon}$ 을 얻을 수 있다 (2.2절 참고).

만약 이 조건이 충족되지 않으면, 저주파에서 이미 오차가 ε 을 초과하여 f_{break} 가 존재하지 않는다.

본 실험의 open-loop gain은 $A_0 = 46,600$ (93.4dB)이며, 가장 큰 $A_{cl} = 50$ 인 경우에도 $\frac{A_{cl,ideal}}{\varepsilon} = 1,000$ 이므로 위 조건을 충분히 만족한다. 이때 static error는 약 0.107%로 ε 에 비해 작아, 모든 설정에서 f_{break} 가 정상적으로 정의된다. 아래는 Breakdown과 오차율을 나타낸 코드이다.

```
let acl_lin = mag(v(v0))
let err = abs(acl_lin - acl) / acl
meas ac f_break when err=0.05
```

[Fig 11] Breakdown과 오차율을 구하는 코드

4) 측정 방법

측정은 op-amp의 open-loop 특성을 먼저 확보한 뒤, 이를 기준으로 closed-loop 응답을 측정하고 이론 예측과 비교하는 순서로 진행하였다. 모든 sweep은 bash 셸 스크립트로 자동화하였으며, sed로 netlist의 Rf 값과 오차 기준을 치환하며 ngspice를 batch 모드로 반복 실행하였다. 추출한 결과의 가공과 그래프 작성은 Python으로 수행하였다.

Feedback resistor 가 없는 open-loop 상태에서, 반전 입력($v_{in,l}$)을 접지하고 비반전 입력($v_{in,h}$)에 크기 1의 AC 신호를 인가하여 1Hz부터 1GHz까지 AC 해석을 수행하였다. 이득 곡선으로부터 저주파(1Hz) 이득을 A_0 로, 이득이 0dB가 되는 주파수를 GBW로 측정하였다. 비반전 입력에 신호를 인가하였으므로 저주파에서 출력 위상은 0° 에서 시작하며, 주파수가 증가함에 따라 극점들에 의해 위상이 지연된다. 따라서 PM은 0dB 지점의 위상 $\angle A(f_0\text{dB})$ 로부터 다음과 같이 계산하였다.

$$PM = 180^\circ + \angle A(f_0dB)$$

본 회로에서 0dB 지점의 위상은 약 -126.6° 로, $PM \approx 53.4^\circ$ 를 얻었다.

이렇게 얻은 GBW는 2.3절의 이론 예측식에서 f_{break} 를 계산하는 기준값이 된다.

아래는 해당 특성들을 구하기 위한 ngspice 코드이다.

```
.control
op
print v(pbias) v(tail) v(d1) v(d2) v(v0)
print @m1[id] @m2[id] @m5[id] @m6[id] @m7[id]
ac dec 50 1 1G
let gaindb = vdb(v0)
let phasedeg = vp(v0)*180/3.14159265
meas ac A0_dB find gaindb at=1
meas ac GBW_Hz when gaindb=0
meas ac PM_raw find phasedeg when gaindb=0
meas ac phase_lowf find phasedeg at=1
wrdata openloop.txt vdb(v0) vp(v0)
.endc
```

[Fig 12] 각 특성의 데이터를 추출하기 위한 코드

다음으로 op-amp에 feedback resistor를 연결하여 non-inverting closed-loop를 구성하였다.

R_1 을 $100k\Omega$ 으로 고정하고 R_f 만 변경함으로써 $A_{cl} = 1 + \frac{R_f}{R_1}$ 을 조절하였다. A_{cl} 은 2부터 50까지

총 10개 설정으로 sweep하였으며, 각 설정의 R_f 값은 다음과 같다 (2.2절 참고).

$R_f(k\Omega)$	A_{cl}	$R_f(k\Omega)$	A_{cl}
100	2	900	10
200	3	1400	15
300	4	1900	20
400	5	2900	30
600	7	4900	50

[Fig 13] sweep에서 쓴 feedback resistor값과 Closed-loop의 이득에 대한 표

A_{cl} 값을 저이득 영역(2~10)에 조밀하게 배치한 것은, 2장에서 언급한 바와 같이, 저이득 설정에서는 f_{break} 가 높은 주파수에 위치하여 2단 구조의 non-dominant pole에 가까워지므로 단일 극점 이론과의 차이가 크게 나타날 것으로 예상되어, 이 영역을 세밀하게 관찰하기 위함이다.

A_{cl} 설정에서 closed-loop AC 해석을 수행하여 실제 이득의 크기 $|A_{cl}(f)|$ 를 계산하였다. 이를 이상값 $A_{cl,ideal}$ 과 비교하여 3.3절에서 정의한 상대 오차 $e(f)$ 를 구하고, $e(f)$ 가 $\varepsilon = 0.05$ 에 처음 도달하는 주파수를 ngspice의 measure 명령으로 추출하여 f_{break} 로 삼았다. 이 규칙을 바탕으로 각 설정의 f_{break} 를 구하고, 그 A_{cl} Closed-loop 응답과 f_{break} 지점을 함께 도시하였다. 이후 각 $A_{cl} \times f_{break}$ 를 계산하고, 이를 2.3절의 이론 예측값 $GBW \times \sqrt{(1-\varepsilon)^{-2} - 1}$ 과 비교하였다.

5) 검증 방법

측정한 결과를 바탕으로, 그 값과 실험과정의 신뢰성을 확보하기 위해 다음 세가지 검증을 수행하였다.

(1) 대조군 검증 (V CVS)

실제 회로에서 관측되는 $A_{cl} \times f_{break}$ 의 변화가 측정 방법의 결함이 아니라 회로 고유의 특성을 확인하기 위해, 이상적 단일 극점 op-amp를 대조군으로 두었다. 이는 실제 회로와 동일한 A_0 와 극점 주파수를 갖되 2단 구조에서 비롯되는 non-dominant pole이 없는 모델로, V CVS(전압 제어 전압원)와 RC 회로로 구현하였다. 대조군에 실제 회로와 동일한 되먹임 회로망을 연결하고 동일한 절차로 f_{break} 를 측정하였다. 만약 대조군에서 $A_{cl} \times f_{break}$ 가 일정하게 나타난다면, 측정 파이프라인 자체는 결함이 없으며 실제 회로의 편차는 회로 특성에 기인함이 입증된다. 또한 2장에서 논의했던 단일 극점을 전제로 한 이론과 2단 회로의 이론적 차이도 살펴볼 수 있다.

대조군 회로에 대한 코드는 다음과 같다.

```

* --- ideal amplifier: A0 = 46600, single pole at 103.3 Hz ---
E1 vamp 0 vin_h vin_l 46600
Rp vamp v0 1meg
Cp v0 0 1.546n

* --- same feedback network as the real circuit ---
R1 vin_l 0 100k
Rf v0 vin_l 4900k

Vin_h vin_h 0 DC 0 AC 1

.control
ac dec 100 1k 10meg
let a = mag(v(v0))
let adb = vdb(v0)
meas ac acl_lowf find adb at=1k
let err = abs(a - Acl)/Acl
meas ac f_break when err=0.05
.endc

.end

```

[Fig 14] 대조군(VCVS)를 구현한 코드

(2) Loading check

Feedback resistor의 절대값이 측정 결과에 미치는 영향을 확인하기 위해, R1과 Rf를 비율은 유지한 채 10배로 증가시켜 f_break의 변화를 관찰하였다. f_break가 저항 절대값에 둔감하다면, 추출된 값이 되먹임 회로망의 부하 효과가 아니라 증폭기 자체의 주파수 특성을 반영함을 의미한다. 본 검증은 non-inverting closed-loop op-amp 환경에서 진행하였으며, 사용한 실행 명령은 다음과 같다. 대상은 각 설정 값 중 임의로 $A_{cl} = 2, 10, 50$ 을 비교하였다.

```

for cfg in "2 1meg 1meg" "10 1meg 9meg" "50 1meg 49meg"; do
  set -- $cfg; acl=$1; r1=$2; rf=$3
  sed -e "s|^R1 vin_l 0 .*\|R1 vin_l 0 $r1|" \
      -e "s|^Rf v0 vin_l .*\|Rf v0 vin_l $rf|" \
      -e "s|\abs(acl_lin - [0-9]*) \/* [0-9]*|\abs(acl_lin - $acl)/$acl|" \
      op_amp_lab.cir > tmp.cir
  out=$(ngspice -b tmp.cir 2>&1)
  fb=$(echo "$out" | grep '^f_break' | grep -oE '[0-9.]+e[+-][0-9]+')
  lowf=$(echo "$out" | grep 'acl_lowf' | grep -oE '[0-9.]+e[+-][0-9]+')
  echo "$acl $fb $lowf load10x" | tee -a loading_check.txt
done

```

[Fig 15] Loading check 검증을 위한 셸 스크립트 (Linux)

(3) 저주파 이득 검증

Sweep 자동화 과정은 각 A_{cl} 설정에 따라 feedback resistor의 값을 변경한다. 하지만, 치환이

잘못된 경우, 계산적 오류가 아닌 잘못된 f_{break} 값이 산출될 수 있다. 이를 방지하기 위해 각 A_{cl} 의 저주파(1kHz) 설정값과 측정값을 비교하여 일치 여부를 검증하였다. 이때 A_{cl} 의 이론적 dB 환산 값은 $dB = 20\log A_{cl}$ 공식을 이용하였다.

본 검증의 저주파(1kHz)는 모든 A_{cl} 설정의 f_{break} 보다 충분히 낮아, 이득이 이상값에서 감소하기 전의 평탄 구간에 해당한다. 따라서 이 지점의 이득 측정값은 이상적 closed-loop gain의 이론값에 근사하여, 두 값을 직접적으로 비교하고 검증할 수 있다.


아래는 위 측정값을 얻기 위한 ngspice 코드이다.

```
let acl_db = vdb(v0)
meas ac acl_lowf find acl_db at=1k
```

[Fig 16] 저주파 이득 검증을 위한 데이터 추출 코드

본 장에 첨부된 코드는 모두 [Github](#)에서 확인할 수 있다 (7장 참고).

4. 측정 결과




[Fig 17] 결과그래프 1 - 이론의 예측값과 실험값을 비교한 그래프

위 그래프는 본 실험의 목표였던, Closed-loop의 이론 예측값과 측정값을 비교한 그래프이다. 파란색 점이 측정 값으로, 왼쪽부터 낮은 A_{cl} 이고 오른쪽으로 갈수록 높은 A_{cl} 이다. 회색 점선은 이론적 예측에 따른 계산 결과이며 주황색은 검증을 위한 대조군(Ideal 곡선)의 결과이다. 그래프에서 알 수 있듯, 높은 A_{cl} 에서는 이론값에 수렴하는 반면, 낮은 A_{cl} 로 갈수록 측정값이 이론값보다 크게 나타나며 그 차이가 급격히 커지는, 단조 감소의 곡선 모양을 나타내고 있다. 이를 바탕으로 다음과 같은 관측을 도출할 수 있다.

우선, 고이득부분에서의 수렴성이다. 가장 오른쪽의 측정값은 회색의 이론 예측값에 매우 근접함을 알 수 있다. 측정값 $A_{cl} \times f_{break} = 1.5835 \times 10^6$ 이고, 이론 예측 값은 1.5825×10^6 이다. 이 둘의 오차율을 계산하면, $\frac{|1.5835-1.5825|}{1.5825} = 6.3 \times 10^{-4}$ 으로 이론 값 대비 0.1%미만으로 차이가 난다는 것을 알 수 있다.

반면, 저이득 부분으로 갈수록 측정값이 이론값을 상회하는 방향으로 큰 이탈이 발생함을 알 수 있다. $A_{cl} = 2$ 의 측정값은 전 구간에서 가장 큰 이탈 지점이며 $A_{cl} \times f_{break}$ 은 약 2.62×10^6 이다. 또한 해당 지점의 이론 예측값은 전과 동일하게 1.5825×10^6 이다. 둘의 차이를 계산해보면, $\frac{|2.62-1.5825|}{1.5825} \approx 65.5\%$ 의 차이, 즉 측정값이 이론값보다 약 65.5% 크다는 것을 확인할 수 있다. 이는 이 구간에서 f_{break} 가 단일 극점 이론의 예측보다 더 높은 주파수에서 나타났음을 의미한다.

주황색 곡선은 3.5절의 1번째 검증을 위한 것이며, 측정 과정에 대한 신뢰성을 높여준다. 그 차이를 관찰하기 위해, 전 구간에서 최댓값($A_{cl} = 2$)와 최솟값($A_{cl} = 50$)의 값을 비교할 수 있다. 그 결과 $\frac{|1.5730-1.5578|}{1.5578} \approx 0.97\%$ 로 거의 일정하다. 이는 본 실험의 측정 결과와 코드의 신뢰성을 뒷받침해주는 근거로 볼 수 있다.



[Fig 18] 결과그래프 2 - f_{break} 을 나타낸 그래프

위 사진은 각 A_{cl} 에 맞는 주파수와 앞서 정의한 f_{break} 를 빨간 점으로 표시한 그래프이다. 검은 선은 맨 처음에 구했던 open-loop의 응답이다. 고이득(High-gain) 지점에서는 각 점들이 상대적으로 일관된 정렬을 유지하는 반면, 저이득 구간(Low-gain, $A_{cl} = 2$)에서는 그 정렬이 깨지는 것을 관측할 수 있다. 이는 [Fig 17]에서 관측한 저이득 구간의 이탈성과 동일한 현상으로 볼 수 있다.

3.5절에서 언급한 바와 같이, 본 실험의 신뢰성을 올려주기 위해 세 가지 검증을 하였다. 그 중 첫번째는 [Fig 17]에서 했던, 주황색 선을 통한 측정 과정의 신뢰성이다. 검증 결과, 구간의 최대값과 최소값의 차이가 약 0.97%로 매우 낮은 수치를 보여주었고 측정 과정에 대한 신뢰성을 올려주었다.

두번째는 loading check이다. 회로의 저항(R_1, R_f)의 비율인 A_{cl} 을 유지한 채, 크기를 10배로 키워 f_{break} 을 재측정 하였다. 이는 f_{break} 가 feedback resistor의 부하 효과가 아닌 op-amp 자체의 주파수 특성 반영을 보여주는 검증이다. 다음 표는 원 회로의 실험값과 재측정한 값을 비교한 표이다.

A_{cl}	원 실험값[Hz]	재측정값[Hz]	변화율
2	1.3104×10^6	1.3418×10^6	2.3%
10	1.6872×10^5	1.6927×10^5	0.3%
50	3.1669×10^4	3.1715×10^4	0.1%

[Fig 19] Loading check의 실험값과 원 실험값을 비교한 표

연산 결과, 원 실험값 대비 재측정값의 변화율은 $A_{cl}=10, 50$ 에서 0.3% 이하로 작았으나, $A_{cl}=2$ 에서는 2.3%로 저이득일수록 커지는 경향을 보였다. 이는 $A_{cl}=2$ 의 되먹임 회로망($R_1+R_f=200k\Omega$)이 출력단의 출력 저항(Level-1 파라미터로 계산 시 약 $560k\Omega$)과 비슷한 크기여서, 부하 효과가 상대적으로 크게 작용하기 때문으로 볼 수 있다. 다만 그 크기(2.3%)는 같은 설정에서 관측된 이론값 대비 이탈(약 65%)에 비해 매우 작으므로, f_{break} 는 feedback resistor의 부하 효과가 아닌 op-amp 자체의 주파수 특성을 주로 반영한다고 볼 수 있다.

마지막 검증은 저주파 이득 검증이다. 검증 결과, 모든 설정에서 측정된 저주파 이득이 이론값과 대체로 일치함을 확인하였으며, 이는 자동화 과정에서 각 R_f 가 의도한 대로 적용되었음을 보여주는 무결성 검사의 역할을 하였다. 아래는 이론값과 실측 저주파 이득을 나타낸 도표이다.

A_{cl}	이론값[dB]	실측 저주파 [dB]
2	6.021	6.019
4	12.041	12.039
10	20.000	19.997
20	26.021	26.016
50	33.979	33.969

[Fig 20] 저주파 이득을 통해 얻은 실험값과 이론값을 비교한 표

5. 결과 분석 및 고찰

1) 결과 분석

본 실험의 목적은 2단 CMOS op-amp의 이상적 근사가 성립하지 않는 주파수를 정량적으로 확인하는 것이다.

측정 결과, A_{cl} 이 증가할수록 이론 예측값에 수렴하는 고이득 구간을 확인할 수 있었다. 이는 2장에서 유도한 이론을 일정 범위 내에서 만족함을 알 수 있다. 반면, A_{cl} 이 낮아질수록 측정값과 이론 예측값의 차이는 커지며 크게 이탈하는 부분을 관측하였다. 특히 $A_{cl} = 2$ 에서 가장 큰 차이를 보였으며, 측정값이 이론 예측값보다 약 65% 크게 나타났다. 즉, 저이득 구간에서 f_{break} 는 단일 극점 이론이 예측한 것보다 더 높은 주파수에서 발생하였다. 이는 이상적 근사가 깨졌다는 의미가 아니라, 오히려 이상적 근사가 단일 극점 이론의 예측보다 더 넓은 대역에서 5% 이내로 유지되었음을 의미한다. 다시 말해, 저이득에서 성립하지 않은 것은 이상적 근사($A_{cl} = 1 + Rf/R1$) 자체가 아니라, 2장에서 단일 극점을 가정하여 유도한 예측($A_{cl} \times f_{break} = \text{일정}$)이다. 다만, 65%라는 구체적 이탈 폭은 본 실험의 회로 조건에 의존하는 값이며, A_{cl} 이 낮아질수록 이탈이 증가하는 경향 자체는 2단 구조를 갖는 op-amp에서 일반적으로 나타날 것으로 기대된다.

그렇다면 혹자는 위 결과를 바탕으로 한 가지 질문을 던질 수 있다. 어쩌서 동일한 회로가 gain에 따라 이론과 부합하기도, 벗어나기도 하는가?

그 답은 2차 극점의 유무에서 찾을 수 있다. 실험에 앞서 2장에서, 본 실험은 dominant pole(단일 극점)만을 고려하여 이론을 진행한다고 하였다. 또한 그 조건에 부합하는 대조군(VCVS)을 설계하여 실험하였다. 대조군(VCVS)은 실제 회로와 동일한 A_0 와 dominant pole을 갖되, 2차 극점(non-dominant pole)만을 갖지 않는 단일 극점 모델로 설계하였다. 즉, 두 회로의 유일한 차이는 2차 극점의 유무이다.

[Fig 17]를 보면, 파란색의 2차 극점을 갖는 실제회로의 응답 그래프는 저이득 구간에서 단일 극점 이론이 성립되지 않는 반면, 단일 극점의 주황색 대조군 그래프는 전 구간에서 이론이 성립하였음을 확인할 수 있다. 이러한 gain 의존성은 closed-loop 대역폭 f_c 가 $\frac{GBW}{A_{cl}}$ 로 주어지고, f_{break} 는 f_c 에 비례한다는 점에서 이해할 수 있다. 따라서 A_{cl} 이 낮을수록 f_{break} 는 더 높은 주파수에서 발생하고, 그 영역에서 2차 극점의 영향이 커진다는 것을 알 수 있다. 구체적으로, 2차 극점을 포함하면 closed-loop 응답은 2차 시스템이 되며[2], 그 감쇠비는 근사적으로 $\zeta \approx \frac{1}{2} \cdot \sqrt{(f_{p2} / (\beta \cdot GBW))}$ 로 주어진다(f_{p2} 는 2차 극점 주파수). 고이득(β 가 작음)에서는 ζ 가 커서 응답이 사실상 단일 극점처럼 동작하지만, 저이득(β 가 큼)에서는 ζ 가 작아져 응답이 maximally flat($\zeta \approx 0.707$) 조건에 가까워진다. 즉 closed-loop 이득이 이상값 부근에서 더 오래 평탄하게 유지되므로, $e(f)$ 가 ε 에 도달하는 지점이 뒤로 밀려 f_{break} 가 단일 극점 예측보다 높게 나타난다. 그 결과 저이득 구간에서 측정값이 이론값을 상회하는 방향으로 이탈하는 것으로 볼 수 있다.

따라서, 저이득 이탈이 2차 극점에서 비롯된다는 것은 2단 구조상 예상할 수 있다 (2.2절 참고). 본 연구는 해당 이탈이 일어난다는 사실에 그치지 않고, 그것이 어느 gain에서 얼마만큼 나타나는지를 실험을 통해 규명하고, 대조군으로 그 경향성을 확인한 데 의의가 있다.

한편, 널리 사용되는 GBW의 일정성은 단일 극점 근사를 전제로 한다. 본 연구는 이 전제가 저이득에서 성립하지 않음을 정량적으로 보였으며, 이 영역에서 단일 극점 이론은 이상적 근사가 유효한 대역을 과소평가한다. 고이득에서 측정값이 이론값에 수렴한 것은 이 전제가 유효한 영역이 존재함을 뒷받침하며, 저이득의 이탈은 그 한계를 드러낸다. 이는 기존 개념을 부정하는 것이 아니라, 그 적용 범위를 명확히 하는 방향의 결과로 해석할 수 있다.

2) 고찰

본 실험은 level-1 MOSFET 모델의 회로로 실험을 하였기 때문에, 실생활에서 쓰이는 회로와는 차이가 있다. Level-1 모델은 실제 소자에서 나타나는 단채널 효과, 기생 커패시턴스, 온도 의

존성 등을 반영하지 못한다. 또한 물리적인 회로 위에서 실행한 실험이 아닌 일종의 시뮬레이션 상에서 진행된 실험이므로, 일정 부분 오차가 있을 수 있다. 즉, 본 실험의 결과는 이상 소자 모델 하에서의 결과이며, 실제 실리콘 칩과는 정량적 차이가 존재할 수 있다.

또한 본 연구의 상대 오차 $e(f)$ 는 이득의 크기만을 비교하였다. 그러나 이상적 근사는 이득의 크기뿐 아니라 위상 지연이 없음도 함께 전제하며, 단일 극점 모델에서 $f_{break}(\approx 0.329 \cdot f_c)$ 지점의 위상은 이미 약 -18° 에 이른다. 위상까지 포함한 복소 오차 $|A_{cl,ideal} - A_{cl}(f)| / A_{cl,ideal}$ 로 기준을 정의하면, 단일 극점 기준 f_{break} 는 약 $0.05 \cdot f_c$ 로 크게 낮아진다. 따라서 본 연구의 f_{break} 는 이득 크기 기준의 유효 한계이며, 위상이 중요한 응용에서는 더 엄격한 기준이 필요하다.

또한 대조군(VCVS)에서 나타난 0.97%의 차이와 closed-loop 고이득 구간의 0.06% 잔차의 원인도 살펴볼 필요가 있다. 대조군은 순수한 단일 극점 모델이므로 $A_{cl} \times f_{break}$ 가 이론상 완전히 일정해야 하며, 고이득 구간 역시 2차 극점의 영향이 미미하여 이론값에 근접해야 한다. 그럼에도 잔차가 남는 첫 번째 요인은 static error이다. 2.3절의 유도는 $A_0\beta \gg 1$ 을 가정하여 static error를 무시하였으나, 실제로는 저주파 이득이 이미 이상값보다 약 A_{cl}/A_0 만큼 작으므로 $e(f)$ 가 ε 에 조금 더 일찍 도달한다. 이를 반영하여 계산하면 $A_{cl} \times f_{break}$ 는 $A_{cl}=50$ 에서 약 1.0%, $A_{cl}=2$ 에서 0.1% 미만으로 낮아져 두 설정의 차이가 약 0.97%가 되며, 이는 대조군에서 관측된 0.97%와 일치한다. 따라서 대조군의 gain 의존적 변동은 유한한 A_0 에 의한 static error로 설명된다. 두 번째 요인은 AC 해석이 유한한 주파수 격자 위에서 수행되고 f_{break} 가 ngspice의 .measure 명령을 통해 보간으로 추출된다는 점이다. $e(f)$ 가 ε 에 도달하는 지점이 두 격자점 사이에 위치할 경우 미세한 보간 오차가 발생할 수 있으며, 이는 AC 해석의 주파수 점 수를 늘렸을 때 잔차가 감소하는 지로 확인할 수 있다. 한편 고이득 구간의 0.06% 잔차는 static error(약 -1%)와 2차 극점에 의한 양의 방향 효과가 부분적으로 상쇄된 결과일 수 있으므로, 고이득에서의 일치는 두 효과를 함께 고려하여 해석할 필요가 있다. 이러한 잔차들은 저이득에서 관측된 약 65%의 이탈에 비해 매우 작으므로, 본 연구의 결론에는 영향을 미치지 않는다.

6. 결론

회로이론과 기본적인 전자공학 과목에서는 op-amp와 그 이상적 조건 하의 동작 방법에 대해서 배우게 된다. 하지만 이상적 조건을 알려주고 동작하는 방법에 대해서만 가르칠 뿐, 그 조건의 이유에 대해서는 기초 과정에서 배우지 않는다. 이에 이상적 조건 하의 동작 또한 어디까지나 근사라고 생각을 했고, 그 근사가 성립하는 한계를 실험을 통해 규명하고자 하였다.

2단 CMOS Op-amp를 이용한 non-inverting 회로를 ngspice로 설계하고, Open-loop gain과 Closed-loop gain에 따라 필요한 값들을 추출하였다. 또한 실험의 신뢰성을 높이기 위해 대조군(VCVS)를 포함하여 총 3가지의 검증과정을 거쳤다. 실험에 쓰인 2단 실제회로와 달리, 대조군은 단일 극점(dominant pole) 모델로 설계하여 실험 과정의 무결성을 뒷받침 해주었다. 뿐만 아니라, 2장에서 예측한 단일 극점 전제 이론과 2단 회로의 이론적 차이를 살펴볼 수 있었다. 두번째로는 회로의 저항들(R_1, R_f)의 비율은 유지한 채, 그 크기를 키워 실험하였다. 이는 f_{break} 가 저항 절댓값보다 op-amp 자체의 주파수 특성을 반영했음을 검증할 수 있었다. 마지막으로 저주파에서의 실측 이득을 이론값과 비교하여 실험의 의도가 바르게 작동하였는지를 확인하였다. 이러한 3가지 검증 절차를 거친 이후, 본 실험을 통해 실제 회로의 고이득 구간에서는 이론 예측값과 수렴하는 경향을 보였지만, 저이득 구간에서는 단일 극점 이론의 예측값보다 크게 측정되며 앞서 세운 이론에 맞지 않는 결과를 관측하였다.

이 결과에 대하여, 단일 극점 회로의 이론과 2단 회로의 결과가 서로 맞지 않음을 확인하였고, 이를 대조군과 실제 회로의 유일한 차이점인 2차 극점에 기인한다는 해석을 내놓았다. 정성적 해석뿐만 아니라, $A_{cl} = 2$ 에서 $A_{cl} \times f_{break}$ 측정값이 단일 극점 이론값보다 약 65% 크게 나타남을 확인하여, 저이득에서 단일 극점 이론이 이상적 근사의 유효 대역을 과소평가하는 정도를 정량적으로 계산하였다. 해당 수치는 본 실험의 특정 환경으로부터 비롯된 값으로, BSIM 같은 정밀 모델이나 실제 실리콘 칩의 결과와 다를 수 있으면서도, 고이득 구간과 저이득 구간에서 관측한 경향 자체는 유효할 것으로 기대된다.

본 연구에서 측정한 f_{break} 는 그 자체로 이상적 근사의 유효 한계를 규정한다. 주파수가 f_{break} 보다 낮으면 이상적 근사가 이득 크기 기준 5% 이내로 성립하며, 이를 넘어서면 근사가 무너진다. 따라서 각 gain에 대해 측정된 f_{break} 는, 해당 설정에서 이상적 근사를 신뢰할 수 있는 주파수 범위를 직접 제공한다. 다만 이 값들은 본 실험의 회로 조건에서 얻어진 것이며, 2차 극점의 영향은 감쇠비를 통해 정성적으로 설명하였으므로, 2차 극점을 포함한 closed-loop 전달함수로 f_{break} 를 해석적으로 예측하여 측정값과 비교하는 것, 위상을 포함한 오차 기준의 적용, 그리고 BSIM 또는 실제 공정 모델(PDK)에서의 거동 확인은 후속 연구로 남는다.

본 연구는 조건만을 제시하던 이상적 근사에 대해, 그것이 어느 주파수까지 유효하고 어디서부터 무너지는지를 실험 내에서 정량적으로 확인함으로써, 품었던 의문에 한 걸음 다가섰다.

7. 참고문헌 및 실험 도구

실험에서 쓰인 도구 : https://github.com/HyunwookJ/the_Ideal_Op-amp_Approx_lab.git

참고 문헌

- [1] C. K. Alexander and M. N. O. Sadiku, *Fundamentals of Electric Circuits, 6th ed.* New York, NY: McGraw-Hill Education, 2017.
- [2] B. Razavi, *Design of Analog CMOS Integrated Circuits, 2nd ed.* New York, NY: McGraw-Hill Education, 2017.